CMS électronique

Objectif

L’objectif majeur du projet CMS Electronique est le développement d’un dispositif électronique nommé le processeur de lecture sélective pour le calorimètre électromagnétique de l’expérience CMS au Cern (SRP – Selective Read-out Processor). Le SRP fait partie de l’électronique de lecture du calorimètre dit « Hors – Détecteur » dû à son implantation dans la caverne de service souterraine hors de la caverne d’expérimentation. Pour chaque événement accepté par le premier niveau du système de déclenchement de l’expérience, le SRP doit permettre d'alléger en temps réel la quantité des données brutes du calorimètre avant leur envoi vers le système d’acquisition. En dépit d’un facteur de réduction considérable (de 15 à 20) à obtenir, la performance physique du calorimètre ne doit pas être compromise.

Thèmes et programmes:

Innovation pour les systèmes de détection / Traitement du signal et systèmes « temps réel » 

Collaboration

La conception et réalisation de l’électronique Hors - Détecteur sont partagées entre les laboratoires suivants :
Cern : cartes de configuration de l’électronique frontale et de distribution d’horloge et de divers signaux de contrôle ;
Irfu : cartes du processeur de lecture sélective SRP
LLR Palaiseau : cartes de génération des primitifs de trigger
LIP Lisbonne : cartes des mémoires tampon

 
CMS électronique

La carte SRP

Moyens d'investigation
- Étude des technologies d’optique parallèle et de liens sériels à très haute vitesse de composants électroniques de type FPGA. Ces technologies sont proposées pour des liens de communication du SRP avec d’autres sous systèmes de l’électronique de lecture Hors – Détecteur
- Étude d’utilisation des processeurs embarqués dans les FPGAs des nouvelles générations
- Étude des algorithmes de lecture sélective et de leur performance


Instruments

Les kits de développement industriels et les logiciels associés pour les composantes d’optique parallèle et des FPGAs des nouvelles générations. L’analyseur de liens sériels à très haute performance.

Spécificités 

- Nombre considérable de liens d’entrée/sortie du SRP – environ 200 ;
- Débit élevé des liens - 1.6 Gbit/s (voir 2.5 Gbit/s) par lien ;
- Fonctionnement asynchrone à la fréquence du trigger de niveaux 1 - jusqu’à 100 kHz ;
- Budget temporel limité - 5 µs ;
- Flexibilité en choix d’algorithmes de sélection réalisés à l’aide de la logique câblée programmable de type FPGA.

Le SRP est constitué de 12 cartes identiques conformes à la norme VME64x. Chaque carte peut être utilisée pour les régions dites « tonnaux » et « bouchons » du calorimètre électromagnétique. Elle peut servir également comme l’instrument de test pour les autres cartes SRP. 

 

Contribution de l'Irfu

Responsabilités scientifiques et techniques
- Coordination de la collaboration « Électronique Hors – Détecteur » au Cern ;
- Définition des algorithmes de lecture sélective ;
- Définition de l’architecture globale du dispositif de lecture sélective ;
- Définition des liens de communication du SRP avec d’autres sous systèmes de l’électronique de lecture Hors – Détecteur ;
- Conception et réalisation du SRP.

 Etude des algorithmes de lecture sélective
 Conception et réalisation du dispositif de lecture sélective

 

Etats et perspectives

Dates importantes 

 

Avril 2002 : Association de l'Irfu (à l'époque le DAPNIA) à la collaboration « Electronique Hors – Détecteur »
Juin 2003 : Lancement du projet CMS Electronique à l'Irfu
Septembre 2003 : Participation à l’« Addendum to CMS ECAL Technical Design Report »
Décembre 2003 : Validation de la technologie d’optique parallèle pour les liens de communications du SRP
Mai 2004 : Revue par la collaboration CMS de l’électronique Hors – Détecteur (« Electronics System Review ») : approbation de l’architecture du SRP
Juin 2004 : Démonstration du fonctionnement du SRP sous la contrainte temporelle de 5µs
Novembre 2006 : « SRP Electronics system review » au CERN : démonstration au comité d’évaluation du fonctionnement du SRP sur deux cartes prototypes; accord pour la production en série des cartes finales
Janvier 2007 : Lancement de la production en série
Mars 2007 : Tests au CERN dans un sous-ensemble de l’électronique Hors-Détecteur
Juin 2007 : Fin de production des cartes finales SRP

 

Août 2007: Fin de production en série des cartes SRP

Septembre 2007: Installation des cartes SRP "Barrel" au Cern

Février 2008: Installation des cartes SRP "Endcap" au Cern

Juin 2008: Intégration des cartes SRP "Barrel" dans le système de lecture ECAL

 

 

 

Faits marquants  

Juin 2004 : Validation de la technologie d’optique parallèle pour les liens de communications du SRP et validation du fonctionnement du SRP sous la contrainte temporelle de 5µs
Décembre 2006: Fin de la phase de prototypage
Juin 2007 : Fin de production des cartes finales SRP

 

Contact

 

Irakli MANDJAVIDZE

 

 

Maj : 08/02/2017 (437)

 

Retour en haut