SOC

Thématique et contexte du projet :

Ce projet de R&D vise à exploiter les dernières technologies numériques pour la conception de " systèmes sur puce " dans le domaine des circuits programmables.
L'objectif est de développer un système d'acquisition de données générique équipé d'une logique de traitement, de modules mémoires vive et non-volatile, d'une connexion réseau et d'un processeur tournant un système d'exploitation. Le système au format d'une carte de crédit est destiné aux applications contraignantes en terme de puissance, de fiabilité ou de place, en particulier les applications embarquées.
Le cœur du système s'appuie sur les nouvelles générations de circuits logiques programmables qui présentent des capacités de plusieurs millions de portes, des fréquences de fonctionnement de plusieurs centaines de mégahertz et intègrent des cœurs de processeurs. Seules les capacités des mémoires volatiles et vives des circuits programmables sont encore limitatives. Des composants externes sont nécessaires pour accroître cette capacité et permettre d'exécuter un système d'exploitation ou autoriser un stockage local des données utiles au traitement ou aux tampons réseau.

Approche scientifique

Moyens d'investigation :

L'intégration de cœurs de processeurs était jusqu'alors réservée au monde des asics avec des coûts additionnels importants en sus du coût de développement de l'asic. Les principaux fabricants de circuits de type FPGA (field programmable gate &rray), Xilinx et Altera, proposent un environnement de développement complet pour intégrer un processeur à une application ciblée dans un FPGA. Les outils utilisés sont :
- le logiciel "Embedded Development Kit" de Xilinx et les cartes de développement de la société Insight ;
- le kit de développement NIOS d'Altera.

Contribution du Dapnia

Etats et perspectives

Etat au 31 décembre 2003 :

maîtrise de la chaîne de développement NIOS d'Altera et application à l'expérience Antares. La logique d'acquisition de données sous-marines actuellement interfacée au processeur Motorola MPC860P est portée sur le processeur NIOS ;
maîtrise de la chaîne de développement EDK de Xilinx et application au banc de test de la carte processeur embarquée de l'expérience Antares.

Perspectives :

portage des systèmes d'exploitation vxWorks et Linux sur les cartes de développement Insight ;
intégration des interfaces réseau de type Ethernet 1OO Mb/s et Ethernet 1 Gb/s.
Développement et mise en oeuvre du système d'acquisition générique configurable au format "carte de crédit" ;
application à l'expérience de physique Antares. Etude comparative de coût, performance et consommation avec le système d'acquisition actuel. Pré étude pour le détecteur km³.

Faits marquants :

"Readout System On Chip, a highly integrated system using FPGA COTS", S. Anvar, H. Le Provost, F. Louis, B. Vallage. VLVnT; Workshop, Amsterdam 5-8 October 2003. Une proposition d'étude de l'électronique d'un détecteur km³ sous-marin.

Contact :

H. LE PROVOST : h.leprovost@cea.fr