Conception multitâches et OS temps réel

Shebli Anvar Irfu/Sédi/Lilas, CEA Saclay 91191 Gif-sur-Yvette, France

shebli.anvar@cea.fr



Le comportement d'un système informatique est qualifié de « temps réel » lorsqu'il est assujetti à l'évolution d'un procédé qui lui est connecté et qu'il doit piloter ou suivre en réagissant à tous ses changements d'état.




Mapping Mémoire

Shebli Anvar Irfu/Sédi/Lilas, CEA Saclay 91191 Gif-sur-Yvette, France


shebli.anvar@cea.fr




Carte d'acquisition embarquée







Carte d'acquisition embarquée : System On Chip







- Consommation réduite
- ☐ Réduction du nombre de composants par carte
- Qualité des connexions : intra-puce > inter-puces

fiabilité accrue

Principe de communication par bus



Principe de communication par bus



Communication par bus : versant logiciel

• Écriture de la valeur 0x02000100 depuis l'adresse de ptr en mémoire dans un registre d'addresse A1 Plage: Plage: • Écriture de la valeur pointée par ptr depuis la 0x00000000mémoire dans un registre data D1 0xFC000000 • Écriture de la valeur de l'adresse de toto (sur la 0×03 FFFFFF 0xFCFFFFFF pile) dans un registre d'adresse A2 Ackn • Écriture de la valeur du registre data D1 vers la **CPU Memory** Hardy mémoire à l'adresse de toto Write **Address** Read **Data** unsigned* ptr = (unsigned*) 0x02000100u; int toto = *ptr; // Que se passe-t-il sur le bus mémoire ? ' cout << "val = " << toto << endl; L'écriture se fait en unsigned* ptr = (unsigned*) 0xFC002000u; 0xFC002008 ptr[0] = 123u;ptr[2] = 0x10000u; // À quelle adresse se fait l'écriture? cout << "reg = " << hex << ptr[2] << endl; ptr = (unsigned*) 0x04001000u;*ptr++ = 0u; // Que se passe-t-il au niveau du processeur?

Interruption BUS ERROR (Segmentation fault, SUSPEND, etc.)

Communication par bus : précautions logicielles

0xFC000000 (32bit : port écriture)
0xFC000004 (32bit : port lecture)
0xFC000008 (32bit : compteur)

Ackn

Write

CPU

Read

HW Fifo

Address

Écrivez le code qui écrit les 1000 premiers nombres impairs dans la fifo hardware, puis qui vide les valeurs de la fifo dans un tableau

Memory

Data

```
volatile int* pFifo = (int*) 0xFC000000;
for (int i=0 ; i < 1000 ; i++) { pFifo[0] = 2*i+1; }
int size = pFifo[2];
int* tab = new int[size];
for (int i=0 ; i < size ; i++) { tab[i] = pFifo[1]; }</pre>
```



Quel est le problème de ce code ?

il faut indiquer à l'optimiseur C/C++ que les variables HW ne sont pas stables

Taille d'une variable scalaire en mémoire

- □ BYTE = unité d'information référencée par une adresse mémoire
- □ Taille en BYTES des éléments scalaires en langage C/C++ : « sizeof »

Architectures 32 bits typiques

type	sizeof	bits
char	1	8
short	2	16
int	4	32
long	4	32
long long	8	64
void*	4	32

Architectures 64 bits typiques

type	sizeof	bits
char	1	8
short	2	16
int	4	32
long	8	64
long long	8	64
void*	8	64

Validité de l'opérateur « cast »

```
char* pc = (char*) 0xFC000000;
int n = (int) pc;
void* pv = (void*) n;
short x = (short) pv;
int* pi = (int*) x;
```

Validité de l'opérateur « cast »


```
char* pc = (char*) 0xFC000000;
int n = (int) pc;
 void* pv = (void*) n;
 short x = (short) pv;
 int* pi = (int*) x;
```



Endianité (Endianness)

- □ BYTE = unité d'information référencée par une adresse mémoire
- □ Lorsqu'un type de donnée primitif (char, short, int, long, etc.) est composé de plus d'un BYTE, la question de l'ordre de ces BYTES en mémoire se pose
- □ Deux grandes classes d'architecture sont aujourd'hui courantes :
 - LITTLE ENDIAN (architectures Intel i86)
 - BIG ENDIAN (architectures PowerPC, SPARC, etc.)

Exemple : <u>entier 32 bits</u> n sur mémoire adressant des <u>BYTES de 8 bits</u> Supposons que n contient la valeur 66311 = 0x10307 = 0b10000001100000111 Supposons que &n (adresse de n en mémoire) est égale à 0xA0000000







12

Endianité (Endianness)

```
int n = 0x10307; // Élément 32 bits
char* p = (char*) &n; // Pointeur sur octet (8 bits)
printf("%d, %d, %d, %d\n", p[0] , p[1] , p[2] , p[3]);
```

Affichage sur architecture BIG ENDIAN Affichage sur architecture LITTLE ENDIAN

```
int n = 0x10307; // Élément 32 bits
short* p = (short*) &n; // Pointeur sur élément 16 bits
printf("%d, %d\n", p[0] , p[1]);
```

Affichage sur architecture BIG ENDIAN Affichage sur architecture LITTLE ENDIAN



Opérateurs binaires (bitwise operators)

bitwise OR

```
int n = 0x23 | 0x11;
printf("%x, %d\n", n, n);
```

bitwise AND

```
int n = 0x23 & 0x11;
printf("%x, %d\n", n, n);
```

```
1, 1
```

bitwise XOR

```
int n = 0x23 ^ 0x11;
printf("%x, %d\n", n, n);
```

32, 50

bitwise NOT

```
int n = ~0x23;
printf("%x, %d\n", n, n);
```


Nombre opposé = complément à 2 :

-N \(^N + 1



Interruption matérielle

■ L'autre moyen de communication entre un périphérique et le CPU est l'interruption matérielle. C'est le seul moyen communication qui qui soit à l'initiative du périphérique.





Interruption matérielle

- ☐ L'autre moyen de communication entre un périphérique et le CPU est l'interruption matérielle. C'est le seul moyen communication qui qui soit à l'initiative du périphérique.
- □ Son fonctionnement exact dépend de l'architecture matérielle de la carte et des liaisons entre le périphérique et les broches d'interruption du CPU.
- □ Le CPU associe à une broche une fonction d'interruption. Dans cette fonction, l'interruption est traitée. Si le CPU est animé par un OS :
 - Tous les appels susceptibles d'être bloquants sont interdits au sein de la fonction d'interruption.
 - Le temps d'exécution de l'interruption doit être minimisé. Tout traitement lourd doit être effectué par une tâche standard en attente de libération d'un sémaphore. Ce sémaphore est libéré par la fonction d'interruption.

