Upgrade du système de déclenchement électromagnétique d'ATLAS

- Un nouveau système de déclenchement électromagnétique.
- Etat d'avancement prototypes
- Ressources, Calendrier, Demandes

F. Deliot, H. Deschamps, F. Louis, B. Mansoulié, Ph. Schwemling*, E. Zonca

D. Besin, D. Desforge, D. Jourde

A.I. Etienvre, R. Kukla

Part of the work presented here is funded by the P2IO LabEx (ANR-10-LABX-0038) in the framework « Investissements d'avenir » (ANR-11-IDEX-0003-01) managed by the French National Research Agency * et Université Paris Diderot-Paris 7

Planning LHC



• Accumuler 300 fb-1 à 13 TeV en quelques années pour

- Etude détaillée des propriétés du boson de Higgs
- Etude fine des propriétés du quark top
 - Test de cohérence du Modèle Standard
 - Recherche de physique nouvelle dans le secteur du quark top
- Dibosons
- Recherche de particules nouvelles
- ...
- Voir les détails dans la présentation de Claude Guyot

Le détecteur ATLAS



Pourquoi un upgrade du trigger calorimétrique ?

- Préserver les capacités de déclenchement sur électron/photon de bas p_t:
 - Mesure du secteur du Higgs (yy/41), physique impliquant des bosons vecteurs (W/Z aussi utiles à calibration)...



Comment faire mieux ?



Nouvelles variables discriminantes (séparation e/jets)





Performance du déclenchement



Améliorations du déclenchement électromagnétique



Meilleure résolution sur l'énergie hadronique profitera aussi aux déclenchements basées sur l'énergie manquante

Calorimétrie LAr : fond de panier & carte LTDB



Calorimétrie LAr : nouveau système de déclenchement



Calorimétrie LAr : schéma de lecture Phase II



Calorimétrie LAr : schéma de lecture Phase II





LAr Technical Design Report



- Written and delivered to LHCC
- > Approved by CB at Marrakech
- > Main contents:
 - Coherent picture of all parts of the project
 - > Studies of the performance of the upgraded trigger
 - > Open decisions listed and discussed
 - \geq ADC dynamic range, E to E_T conversion location
 - ADC technology selection
 - LTDB architecture choice
 - Choice of FPGA for digital processing
 - Decisions to be made through Preliminary Design Reviews
 - ADC PDR in March 2014
 - LTDB PDR in May 2014
 - FPGA PDR in Oct 2014

- Composant essentiel au bon fonctionnement de l'électronique Front-End
- Indissociable de la LTDB !
- Un nouveau fond de panier est en cours de conception (LAL-IN2P3)
 - Environ trois fois plus de voies analogiques à transmettre
 - Trajets plus complexes :
 - FEB \rightarrow LTDB
 - FEB \rightarrow TBB
 - $\cdot \text{ LTDB} \rightarrow \text{TBB}$
- 5 types de fonds de panier différents pour tout le calorimètre
- Un prototype de fond de panier (5 ex.) existe pour le barrel (en cours de test)
- Deux prototypes seront installés sur le détecteur pour les démonstrateurs
- Saclay participe au financement du fond de panier (50%)

Architecture BNL/SMU/Pittsburgh



Digital LTDB with analog mezzanines



- Aim is to develop a common digital motherboard for all regions of the calorimeters, as was done for the Front End Board.
- > Difference in calorimeter types is handled with 40-channel analog plug-ins (8 per LTDB)
- 1/4 –slice (80 channel) prototype has been built and fully tested, using the commercial ADC ADS5272 mentioned above. (Picture below includes analog mezzanine.)
- A 320-channel demonstrator, based on ¼-slice model is currently being designed, delivery planned for December 2013.
 - Design requires optical transceiver of height < 6 nm.</p>
 40-Ch Analog Mezzaine

 10x8-ch COTS ADC
 Xllnx Kintex-7 FPGA
 Opto-TX/RX for TTC Link

 Image: Optical transceiver of height < 6 nm.</td>

 40-Ch Analog Mezzaine
 10x8-ch COTS ADC
 Xllnx Kintex-7 FPGA
 Opto-TX/RX for TTC Link

 Image: Optical transceiver of height < 6 nm.</td>

 40-Ch Analog Mezzaine
 10x8-ch COTS ADC
 Xllnx Kintex-7 FPGA
 Opto-TX/RX for TTC Link

 Image: Optical transceiver of height < 6 nm.</td>

 Image: Optical transceiver of hei

Bill Cleland (Pitt)

AUW 7.11.2013

Architecture Saclay/LAL Carte mère analogique, mezzanines numériques Nos raisons

- Conception logique et naturelle : signaux analogiques traités le plus près possible de leur point d'arrivée sur la carte.
- Bon découplage fonctionnel analogique/numérique : la carte peut maintenir la fonctionnalité du TBB sans la partie numérique → réponse à une exigence essentielle d'ATLAS pour le démonstrateur.
- Maintenance et production a priori plus simple et moins chère : on s'attend à plus de problèmes sur la partie numérique (composants complexes, packaging denses, électronique numérique rapide, transmetteurs optiques) que sur l'analogique.
- Souplesse dans la conception : la partie numérique peut aisément évoluer sans perturber la partie analogique.
- Refroidissement aisé : les circuits chauds (FPGA) sont nécessairement proches des plaques de refroidissement.
- Possibilité d'utiliser des transmetteurs optiques standard (volumineux)
- D'une manière générale, conception prudente (réutilisation d'éléments existants : plaques de refroidissement, régulateurs plutôt que DCDC,
- Transmetteurs optiques standard CERN...)

Architecture Saclay/LAL



Analog LTDB with digital mezzanines



19

- Aim is to build an analog motherboard, one for each required region, resulting in 7 different flavors of the motherboard. This is similar to the approach followed in the design of the Tower Builder Board.
- Digital circuitry is contained on 10 32-channel mezzanines
- A 1/5-slice 64-channel MB is under test, and the digital mezzanine is under development (see photo).
- Design permits use of commercial optical transceivers
- An advantage of this approach is that the heat producing digital chips are near the cooling plates, which facilitates heat transfer. This is borne out by recent thermal simulations.

Section of 64-channel analog MB where different configurations are being studied. Will evolve to a full 320 channel analog motherboard.



AUW 7.11.2013

Activités Saclay/LAL sur la LTDB Conception, Hardware, Simulation, Tests

- Conception de prototypes Front-End analogiques et numériques:
 - Proposition d'un schéma de principe, avec un lot de composants.
 - Construction et tests d'un prototype basé sur carte spécifique et kits d'évaluation.
 - Conception, fabrication et tests (en cours) d'une carte analogique de 64 canaux, implémentant la connectique vers le fonds de panier ainsi que vers la mezzanine numérique
 - Conception, tests et production de la mezzanine numérique (LAL)
 - Conception, prototypage et production du fond de panier (LAL)
- Conception générale du système
 - Dimensionnement thermique
 - Etude de la gamme dynamique, effets de la saturation, forme des signaux.
 - Effet de la phase de l'horloge sur la reconstruction de l'énergie, le BCID en fonction du bruit, du pile-up, du jitter, du vertex time, de la saturation de la chaîne analogique (LAL/Saclay)
- Simulation
 - Simulation de la chaîne analogique jusqu' à la sortie shaper output (ou LSB, TBB) pour différents Et et η.
 - Formes de signaux pour ATHENA → création d'une bibliothèque de signaux saturés ou non.

Schéma analogique LTDB (Saclay





Our test-bench:

- LeCroy 100MHz oscilloscope
- TeKtronix arbitrary waveform generator (450ns fall time triangle towards $\frac{s\tau_{lm}}{(1+s\tau_{pa})(1+s\tau_{lm})^2}$)
- **Supplies**
- CAEN DT5724, 4 channel 14 bit 100 MS/s digitizer PC with CAENSCOPE software
- Rhode&Schwartz 3GHz spectrum analyzer with internal source for tracking

Carte 64 voies (1/5 LTDB finale)



Permet une évaluation réaliste de :

-bruit, diaphonie, linéarité

Placement/routage D. Besin

d'une section analogique de la LTDB, dans un environnement réaliste :

-Densité de canaux

-Connexion avec le fond de panier

-Injection de signaux de physique synthétisés sur plusieurs canaux.

-La carte sera prochainement associée à une mezzanine numérique, en cours de test (LAL).



Carte-mère analogique et mezzanines numériques



Carte très dense

Forte densité de puissance locale (200 W total)

Assemblage délicat

Interférences mécanique/électronique Routage de fibres complexe

-Déminage des problèmes avec CAO Mécanique

-Réalisation d'un proto « mécanique » pour tests d'insertion





Intégration carte-mère / mezzanine / refroidissement / connectique optique



Simulations thermiques (LPNHE, D. Laporte)



Mezzanines numériques (LAL) associées à la carte mère analogique (Saclay)

- 32 canaux, soit 2 mezzanines par section analogique MB de la carte-mère, 5 sections analogiques par LTDB.
- Conçue autour d'un Altera Cyclone V GT D7 et d'un ADC ADS 5282, non radhard COTS → OK pour test carte 64 voies, et évolution vers un démonstrateur.
- Transmetteur optique : CERN VTTX
- Distribution de puissance



- 3.3 V-1.4A et 2.5 V-1.2 A (jusqu'à 1.8 A en transitoire) amené de la carte mère.
- Relié à la carte mère par un connecteur bas-profil Panasonic (3 mm) 100 broches :
 - 32 signaux analogiques différentiels
 - 1 horloge externe en différentiel
 - 1 contrôle numérique en différentiel (TTC/BCR)
- Une mezzanine destinée à la carte 64 voies a été câblée, les tests (LAL) commencent :
 - Alims, horloges, température \rightarrow OK
- Nouvelle version pour le démonstrateur en cours de conception.

Tests préliminaires (LAL, S. Simion)







Banc de test LTDB



The ascii files are stored in the RAM of a Virtex-5 (or 6, or 7) development kit. The FPGA builds two 14-bits parallel data-flow at 200MHz rate for a twin T.I. DAC5672 Evalauation board.

Calendrier global du projet

- Démonstrateur
 - Revue prévue en mars 2014
 - Assurer le fonctionnement sans perturbation du trigger actuel
 - Installation du démonstrateur en juillet 2014
 - Calendrier très serré
- LTDB finale
 - Conception sera basée sur le retour d'expérience des démonstrateurs
 - Conception à partir de 2015
 - Premier prototype fin 2015
 - Banc de test à concevoir en 2015
 - Production (130 cartes) en 2016

Calendrier démonstrateur



Année	2014	2015	2016
hors-CORE (k euros)	0	60	30
Backplane (k euros)	190	190	0
LTDB analog (k euros)	0	30	195
Total (k euros)	190	280	225

A noter que le démonstrateur n'est pas inclus car financé par P2IO.

Nos demandes

- Réussir l'étape du démonstrateur :
 - Besoin d'un ingénieur généraliste connaissant l'électronique et la production dans le domaine instrumental, à plein temps jusqu'en mars-avril 2014,
 - Compétences à l'interface mécanique/électronique, connectique, intégration
- La réalisation d'un démonstrateur fonctionnel dans les délais est une condition sine qua non au bon positionnement et à la crédibilité de l'Irfu dans le projet d'upgrade trigger Calorimètre Phase I.
- Sécuriser dès maintenant le financement pour l'ensemble du projet
- Afficher officiellement auprès d'ATLAS le projet comme une priorité de l'Irfu.

- Phases I/II du LHC caractérisées par un programme de physique prometteur dans de nombreux domaines: physique électrofaible, secteur de Higgs, physique exotique...
- Améliorations nécessaires dès la phase I pour préserver le potentiel de l'expérience ATLAS:
 - Déclenchement électromagnétique.
 - Activité déjà importante en vue de l'installation d'un démonstrateur en 2014.
- Activités d'upgrade offrent en outre un cadre intéressant pour :
 - Formation d'étudiants
 - Activités très visibles pour les permanents
- Trigger calorimétrique projet commun IN2P3/Irfu
 - Permet de maintenir/promouvoir une culture de collaboration entre deux instituts amenés à travailler ensemble, en particulier pour Phase II.

Backup

Saclay on LTDB : Results on the LTDB_Eval board/Noise

- The overall noise on a channel with an active pole or an L-R pole is 0.3LSB, of the CAEN 5724 digitizer, i.e. 137.3µV x 0.3 = 41µV (~12MeV on Middle, Eta=0.8*)
- That corresponds , because the bandwidth is ~1/(2π *15ns), to **12.65nv/Hz**⁻²
- one can notice that, for a 12-bits ADC with ± 1V range the LSB is 610µV and the noise will not be sampled

*1.22mV 🗇 341MeV

