Institut de recherche sur les lois fondamentales de l'Univers

L’objectif de ce stage est de concevoir différents nouveaux blocs microélectroniques innovants pour la fabrication d’un prototype de test de performances d’une chaîne de lecture de charge ultra bas bruit. Ce stage vise l’amélioration d’une chaîne existante en technologie XFAB 0.18 µm pour la conception d’un spectro-imageur X dédié à l’astrophysique.

The purpose of this internship is the design of different new microelectronic blocks for the manufacturing of a performance test integrated circuit prototype for charge readout. This internship aims at the improvement of an existing charge measurement chain in the XFAB 0.18µm technology for the design of X-ray imaging spectrometer for astrophysics.

Contexte :
Le DEDIP (Département d’Electronique, des Détecteurs et d’Informatique pour la Physique) et le DAP (Département d’AstroPhysique) de l’IRFU (Institut de Recherche sur les lois Fondamentales de l’Univers) conçoivent des systèmes de lecture et d’acquisition pour les grandes expériences spatiales (Solar Orbiter, SVOM, Ariel…). Ils développent en parallèle dans le cadre de programmes de R&D des capteurs innovants de future génération pour révolutionner les observations d’astrophysique des prochaines décennies.
Le stagiaire sera intégré au sein du laboratoire Système temps réel, électronique d'acquisition et microélectronique (STREAM) du DEDIP développant entre autre des circuits microélectroniques pour la lecture de détecteur semi-conducteur.
La technologie développée dans notre laboratoire consiste à interconnecter un détecteur semi-conducteur en CdTe générant des charges par effet photoélectriques à une chaine microélectronique de mesure de charge segmentée en multiples pixels indépendants.
Dans ce cadre, un circuit matriciel de lecture de 32x32 pixels de 250x250 µm² a été développé dans le cadre d’une thèse. Ce circuit prototype nécessite une amélioration de ses performances et l’ajout de différents blocs microélectroniques pour avoir un circuit au-delà de l’état de l’art (optimisation de l’amplificateur de charge, amélioration du système de déclenchement, ajout de références de tension internes…). L’ambition est la conception d’un spectro-imageur X à haute densité de pixels pour l’astrophysique parmi les plus performants au monde.

Mission :
Pour poursuivre les développements en cours dans le contexte détaillé précédemment, le stagiaire aura pour mission de :
a) Initier un schéma de circuit intégré (Cadence IC6) comprenant :
- Différentes chaines d’amplification de charge pour trouver un optimum
- Un circuit DAC de référence de tension programmable
- Un comparateur à double seuil
- Un régulateur 3.3V -> 1.8V
- Autres idées venant du stagiaire
b) Simuler les blocs mentionnés (Cadence – Spectre)
c) Initier le dessin layout des blocs mentionnés (Cadence – Virtuoso)
d) Vérifier l’accord du design avec les règles de la technologie XFAB-0.18 µm (ASSURA – Calibre – LVS / DRC)
Ce stage pourra se poursuivre en un projet de thèse visant à finaliser le circuit réalisé en stage, le fabriquer, le tester, puis d’insérer les blocs étudiés dans une matrice de lecture de 32x32 pixels.

Context :
The DEDIP (Département d’Electronique, des Détecteurs et d’Informatique pour la Physique) and DAP (Département d’AstroPhysique) of IRFU (Institute of research o f the fundamental laws of the Universe) design acquisition systems for several space borne missions (Solar Orbiter, SVOM, Ariel…). They also design innovative detection concepts for the next generation of instruments for a breakthrough in astrophysics in the next decades.
The internship will take part on the work among the real time electronics, acquisition and microelectronics laboratory (STREAM) in DEDIP developing microelectronics circuits for semi-conductors readout.
The technology developed in the laboratory is based on hybrid interconnection of a CdTe semiconductor generating electron-hole pairs by photoelectric effect read out by a microelectronic charge measurement chain segmented into multiple independent pixels.
In this framework, a matric circuit of 32x32 pixel of individually 250x250 µm² has been developed. This prototype circuit requires improvement of its performances and additional functionalities to be able to reach the requirement for future space based mission involving the measurement of Hard X-rays (Charge sensitive amplifier optimization, trigger system, internal regulators, …). The ambition in the design of a hard X-ray imaging spectrometer array with a high density of pixels among the most performant ones in the international scene.

Mission :
To pursue current developments, the intern will have the missions to:
a) Initiate a schematic (Cadence IC6) of different functionalities :
- Several charge readout chain for optimization
- A precise DAC circuit
- Double threshold comparator
- 3.3V -> 1.8V Regulator
- Other ideas proposed by the intern
b) Simulate the developed circuits (Cadence – Spectre)
c) Initiate the layout drawing of mentioned blocks (Cadence – Virtuoso)
d) Verify the accordance between layout and XFAB 0.18 rules (ASSURA – Calibre – LVS/DRC)

The pursuit of its work could lead to a PhD thesis on which the candidate will carry out the launch of the circuit fabrication, the tests and the insertion of the new blocks in the 32x32 matrix readout circuit.

Rayons-X, Physique du solide, électronique analogique, électronique numérique

X-Rays, solid state physics, analog electronics, digital electronics

Le candidat est en M2 (école d’ingénieur ou université) spécialisé en microélectronique et cherche un stage de fin d’étude de 6 mois. Les compétences techniques et scientifiques recherchées sont : a) Maitrise même partiellement la suite de logiciel Cadence Virtuoso : - Schéma microélectronique - Layout de circuit intégré - Simulation électrique (Spectre – SPICE) - Vérification DRC – LVS (Assura ou Calibre) b) Principe, fonctionnement et modélisation des transistor MOS c) Connaissance en électronique analogique - Amplificateurs (architectures cascode, folded cascode, telescopic) - Régulateurs de tension (Dropout voltage regulator) - Architecture de Convertisseur numérique analogique d) Connaissance en électronique numérique - Bascule D – JK – RS - Inverseurs – Portes logiques - Machine de Mealy – Moore e) Connaissances de base de traitement du signal - Théorie de filtrage - Rapport signal à bruit Une connaissance de la physique du semi-conducteur et de la fabrication microélectronique sera considérée comme un plus. Outre ces compétences techniques, le candidat sera curieux, dynamique et prompt à proposer des solutions personnelles.

The candidate is currently in EECS Master 2 (or equivalent) specialised in microelectronic design and searched for a 6 month internship. Scientific and technical required competences are: a) Knowledge even partial on the Cadence Virtuoso design suite : - Microelectronic schematic design - Layout design - Electrical simulation (SPICE – Spectre) - Design rules check and Layout Versus Schematic (ASSURA – Calibre) b) Working principle and modelisation of MOS transistors c) Analog electronics knowledge : - Amplifiers (cascode, folded cascode, telescopic cascode architectures) - Voltage regulators (Dropout voltage regulators) - DAC architectures d) Digital electronics knowledge - D – JK – RS flip flops - Inverters – Logic gates - Mealy – Moor machines e) Signal processing basis - Filters theory - Signal to noise ratio Knowledge on semiconductor physics and microelectronic processing will be considered as a bonus. Aside these technical competences, candidate will be curious, dynamic and eager to propose personal solutions.

Python Cadence Virtuoso Cadence Encounter Vhdl