Domaine, spécialité : Physique nucléaire
Unité d’accueil : DPhN / LQGP
Résumé
Le projet de stage est d’étudier et de caractériser la fonction de réponse de chips. L’étudiant.e choisi.e devra apprendre à produire des simulations GEANT4 à partir d’un framework existant, reproduisant le montage expérimental utilisé lors des essais faisceaux réalisés au CERN. L’étudiant.e développera et testera par la suite différents modèles de fonction de réponse des chips qu’il/elle comparera aux bases de données.
Sujet détaillé
Le détecteur LHCb est l’un des quatre principaux détecteurs installés sur le Grand collisionneur de hadrons (LHC) du CERN. Conçu pour étudier la production de quarks lourds dans les collisions proton-proton, Tous ses sous-détecteurs passeront par une phase d’upgrade majeure à l’horizon 2030. Parmi ces détecteurs, l’Upstream Tracker (UT), un trajectographe à quatre stations installées en amont de l’aimant de LHCb, est un élément essentiel de la reconstruction, notamment pour identifier les fausses traces reconstruites par les algorithmes dans les collisions à haute multiplicité de particule produite, telles que les collisions d’ions lourds.
Initialement constitué de strips, la technologie du futur UT sera modifié pour utiliser des pixels afin de faire face au taux de collision élevé prévu au LHC en 2030. Le choix de la future technologie utilisée n’est pas encore déterminé, et des études basées sur la simulation sont nécessaires pour comparer les différentes options technologiques. Un ingrédient clé est la fonction de réponse du chip, qui peut être caractérisée sur la base des simulations GEANT4 et des bases de données de tests faisceaux effectués au CERN. Cette fonction de réponse est en effet nécessaire pour les études de performance des chips, et donc cruciale pour choisir la future technologie de l’UT.
Initialement constitué de strips, la technologie du futur UT sera modifier pour utiliser des pixels afin de faire face au taux de collision élevé prévu au LHC en 2030. Le choix de la future technologie utilisée n’est pas encore déterminé, et des études basées sur la simulation sont nécessaires pour comparer les différentes options technologiques. Un ingrédient clé est la fonction de réponse du chip, qui peut être caractérisée sur la base des simulations GEANT4 et des bases de données de tests faisceaux effectués au CERN. Cette fonction de réponse est en effet nécessaire pour les études de performance des chips, et donc cruciale pour choisir la future technologie de l’UT.
Lieu du stage
Saclay
Conditions de stage
- Durée du stage : 2 mois
- Niveau d’étude requis : Bac+3
- Formation : DUT/L2
- Poursuite possible en thèse : Non
- Date limite de candidature : 1 mars 2024
Compétences requises
Langue : Anglais
Liens utiles
Responsable du stage
AUDURIER Benjamin
Tél. : +33 1 69 08 73 08
Email :
Responsable DPhN / LQGP
Javier Castillo Castellanos
Tél. :