Le Département d'Électronique des Détecteurs et d'Informatique pour la Physique

Dans les expériences de physique des hautes énergies actuelles et futures (jouvence des grands détecteurs auprès du LHC et expériences sur les futurs collisionneurs), la granularité des détecteurs de particules continue d’augmenter et l’utilisation de circuits intégrés submicroniques multicanaux est devenue un standard.

Cette granularité a été particulièrement poussée dans le domaine des détecteurs de traces pixelisés en technologie “Monolithic Active Pixel Sensor” (MAPS) où la taille des pixels peut être de seulement 10 x 10 µm2. Ces petits pixels permettent d’atteindre des résolutions spatiales record ou d'améliorer grandement la résistance aux radiations du détecteur de trace, au prix d’une très grande quantité des données produite. Cette grande quantité de données est acceptable là où la résolution spatiale doit être maximale mais peut être rédhibitoire quand cela n’est pas nécessaire ou que les contraintes d’espace et de consommation imposent de limiter le nombre de liens rapides de lecture.

Chaque expérience nécessite donc à chaque fois de redéfinir le couple taille de pixel - architecture de l’électronique de lecture intégrée au détecteur pour s’ajuster aux exigences de taux d’occupation de chaque expérience de physique et des possibilités de relecture des détecteurs.

Une innovation majeure dans le développement des détecteurs pixélisés pour la physique des particules est de décorréler la matrice de détection de pixels du débit des données envoyées.

Au sein d’une équipe développant des MAPS depuis 1999, l’objectif pour la thèse est d’étudier dans un premier temps l’architecture existante des détecteurs de traces afin d’en comprendre les limitations en termes notamment de tenue aux radiations. Dans un deuxième temps, la thèse se focalisera sur les options de regroupement d’information, d’évaluer selon ces options l’impact sur la réduction de données mais aussi sur la perte d’information induite.

Cette réflexion sera soutenue par la conception de l'architecture d’un système sur puce incluant l'optimisation d’une matrice de pixels et le traitement numérique, validant dans un circuit intégré le travail réalisé.

Pour ce faire, cette thèse visera spécifiquement une des grandes expériences au Centre Européen pour la Recherche Nucléaire (CERN) : le détecteur « Upstream Tracker » pour l’Expérience du LHC sur le quark beauté (LHCb).