Les FPGA pour l'acquisition et le traitement temps réel
Field Programmable Gate Arrays
Les FPGA pour l'acquisition et le traitement temps réel

Une des cartes du Selective Readout Processor (SRP) de CMS

Les étapes qui suivent le traitement analogique des signaux des détecteurs sont le plus souvent confiées à des systèmes numériques. La réalisation des fonctions logiques de base, des tâches de traitement et de transport de données repose aujourd’hui très largement sur l’utilisation de circuits logiques programmables in-situ, les FPGA (Field Programmable Gate Arrays). L’exploitation de ces composants commerciaux couvre deux domaines d’applications au Dapnia : les systèmes embarqués en environnement sévère et les systèmes d’acquisition de données à très haut débit.
Dans le cadre du projet Antares, 350 cartes d’acquisition comportant un processeur et un FPGA ainsi que 60 cartes de commutation Ethernet ont été développées et intégrées. Cette production répond aux contraintes de fiabilité et d’assurance qualité exigées pour des systèmes embarqués. Ces cartes constituent les nœuds d’acquisition de l’architecture distribuée du détecteur sous-marin. Le Dapnia participe au projet européen de détecteur sous-marin KM3Net en se basant sur l’expérience acquise dans Antares.
Dans le domaine de l’acquisition et le traitement de données de dispositifs expérimentaux fortement segmentés produisant un flux de données très important, le projet Selective Read-out Processor (SRP) met en œuvre 200 liaisons optiques de très haut débit (1,6 Gbit/s). Ce système permet le traitement en temps réel des données du calorimètre électromagnétique de l’expérience CMS et fait appel à des cartes de conception très avancée : FPGA à plusieurs millions de portes, lectures optiques parallèles, circuit imprimé dense et complexe. Un jalon important a été atteint avec la validation fonctionnelle de ce système.

 

Maj : 15/10/2007 (2184)

 

Retour en haut